一种基于ADSP-BF537的无线视频传输方案

P程序烧入FLASH中。并且将FPGA的配置文件(．bit格式)读到缓存，通过DSP烧写到FLASH的Bankl和Bank2中，把Bank0用来做DSP自启动。断电复位后，启动过程如下：
(1)BF537从FLASH引导启动，完成DSP板级初始化。
(2)FPGA的配置文件动态加载到FPGA中。
(3)用DSP的GPIO端口对F插件电感PGA的时钟和数据配置专用引脚进行模拟时序，即完成对FPGA的动态配置。
在启动过程完成后，DSP与视频服务器进行Sock-et连接，接收压缩的视频码流，并送到FPGA进行基带部分的处理。DSP与FPGA的接口部分如图2所示。

图2中DSP通过自身的外部总线与FPGA相连，FPGA内部实现了两个2 KB的异步存储器SRAM0，SRAM1，对存储器的访问满足DSP外部总线的时序要求。图2中接口连线含义如表1所示。

对DSP而言，DSP通过外部总线连接到SRAM0和SRAM1，这就相当于外扩了两个外部RAM，DSP可以自由地访问它们。图2中的SRAM0，SRAM1分别用于DSP发送数据和接收数据。SRAM0和SRAM1本身是双口RAM，可以供DSP和FPGA访问，就是通过这种共享存储器的方式完成数据交互。
2．3 软件系统结构
相关程序是用含有VDK(Visual DSP Kernel)的DSP软件开发工具Visual DSP开发的。VDK是一种带有API函数库的实时操作系统内核，它具有任务调度和任务管理功能，一共支持32个任务。VDK是整个软件的基础，所有其他的程序都运行在该Kernel上。程序流程图如图3所示。

上电或复位后，DSP自启动后VDK启动线程lwip_sysboot_threadtype开始运行。在线程lwip_sysboot_threadtype中进行板级初始化和Lwip协议栈和网口初始化，其中板级初始化包括FPGA初始化，EBIU初始化，MDMA初始化，FLAG初始化。接下来创建下面几个线程：
(1)数据传输：视频数据传输。用于从编码器获取编码后的视频数据流，并存储到缓冲区中。
(2)FPGA中断：视频数据发送中断；MDMA中断。
DSP首先通过Socket与视频服工字电感务器连接，从视频服务器获取视频数据，并将数据缓存后按照特定的格式打包，等待FPGA触发视频数据发送中断。中断触发后，DSP启动MDMA将一帧大小的数据发送给FPGA发送缓冲区。当MDMA操作完成后，触发MDMA中断，将帧头写入FPGA发送缓冲区的头两个字节。FPGA将接收的数据进行基带算法处理后再将数据发送给射频部分，之后FPGA再触发视频数据发送中断，告诉DSP可以下一帧的发送，于是又启动MDMA，如此循环。

3 实验结果和分析
对系统在不同的信噪比的环境中传输的误码率进行了测试。测试方法如下：将发射机的输出端口通过数据排线与逻辑分析仪相连，逻辑分析仪将采集到的功率电感一帧发射信号送到PC中用Matlab软件对其加上噪声，得到信噪比固定的信号。将这个信号导人信号源中进行不间断循环发送给接收端的输入端口。接收机接收信号电感器 设计进行解调并将解调出的数据传给PC以统计误码率。测试结果如表2所示。

4 结 语
设计了一种无线视频传输系统的方案，并对其中发射部分的数据通信过程做了详细阐述。从硬件架构和软件设计两方面说明了数据在视频服务器、DSP和FP-GA之间的传递过程。其中ADSP-BF537作控制器，成功完成了动态配置FPGA和通过网口传共模电感送视频数据的功能。该方案很好地满足了大数据量，实时性的数据处理和结构灵活，模块化设计相结合的要求。同时DSP+FPGA的数字硬件系统开发周期较短，系统容易维护和扩展，适合实时信号处理，使方案有更广泛的应用。

小巧便携 LED技术揭开投影机发展新局面在当今的投影机领域中，最引人注目的莫过于LED光源技术的发展和应用。奥图码发布的PK-101只有80克，三星发布的P400亮度达到了150流明。LED技术的运用使投影机在体积、光源寿命、使用范围、应用

列车折关检测系统分析及数据处理算法研究1 引言 列车在运行过程中，若发生折角塞门误关(简称折关，主要由人为故意破坏非正常关闭折角塞门或者折角塞门由于长久工作而自然损坏两方面原因造成)，在列车需要制动时，使空气制动功能受到影响，制动力下降，

嵌入式虹膜图像采集及预处理摘要：简要介绍了Blackfin561的DMA功能和BMP文件的格式，叙述了在基于Blackfin561的嵌入式操作系统uClinux下并行外部接口（PPI）驱动程序的框架，以及驱动程序中各个函数的具

 2/2   首页 上一页 1 2