功率电感生产厂家
联系我们
热门搜索
点击排行
推荐阅读
猜猜你喜欢的
技术支持 您所在的位置: 首页 > 技术支持

提升电源系统可靠性的有效选择

来源:    作者:    发布时间:2015-05-08 13:19:53    浏览量:

LLC 仿真波形

图3 LLC 仿真波形

我们将焦点放在第二个开关周期时如图4,我们发现此时也会出现跟第一个开关周期类似的尖峰电流,而且峰值会更高,同时MOSFET Q2 Vds也出现一个很高的dv/dt峰值电压。那么这个峰值电流的是否仍然是Coss引起的呢? 我们来做进一步的研究。

第二个开关周期波形图

图4 第二个开关周期波形图

对MOSFET结构有一定了解的工程师都知道,MOSFET不同于IGBT,在MOSFET内部其实寄生有一个体二极管,跟普通二极管一样在截止过程中都需要中和载流子才能反向恢复, 而只有二极管两端加上反向电压才能够使这个反向恢复快速完成, 而反向恢复所需的能量跟二极管的电荷量Qrr相关, 而体二极管的反向恢复同样需要在体二极管两端加上一个反向电压。在启机时加在二极管两端的电压Vd=Id2 x RON. 而Id2在启机时几乎为零,而二极管在Vd较低时需要很长的时间来进行反向恢复。如果死区时间设置不够,如图5所示高的dv/dt会直接触发MOSFET内的BJT从而击穿MOSFET.

图5

图5

通过实际的测试,我们可以重复到类似的波形,第二个开关周期产生远比第一个开关周期高的峰值电流,同时当MOSFET在启机的时dv/dt高118.4V/ns. 而Vds电压更是超出了600V的最大值。MOSFET在启机时存在风险。

图6

图6

3.22 异常状态分析

下面我们继续分析在负载剧烈变化时,对LLC拓扑来说存在那些潜在的风险。

在负载剧烈变化时,如短路,动态负载等状态时,LLC电路的关键器件MOSFET同样也面临着挑战。

通常负载变化时LLC 都会经历以下3个状态。我们称之为硬关断, 而右图中我们可以比较在这3个时序当中,传统MOSFET和CoolMOS内部载流子变化的不同, 以及对MOSFET带来共模电感的风险。

时序1, Q2零电压开通,反向电流经过MOSFET和体二极管, 此时次级二极管D2开通,D1关段。

-传统MOSFET此时电子电流经沟道区,从而减少空穴数量

-CoolMOS此时同传统MOSFET一样电子电流经沟道,穴减少,不同的是此时CoolMOS 的P井结构开始建立。

时序2, Q1和Q2同时关断,反向电流经过MOSFETQ2体二极管。

Q1和Q2关断时对于传统MOSFET和CoolMOS来说内部电子和空穴路径和流向并没有太大的区别。

时序3, 一体成型电感器Q1此时开始导通,由于负载的变化, 此时MOSFET Q2的体二极管需要很长的时间来反向恢复。当二极管反向恢复没有完成时MOSFET Q2出现硬关断, 此时Q1开通,加在Q2体二极管上的电压会在二极管形成一个大电流从而触发MOSFET内部的BJT造成雪崩。

-传统MOSFET此时载流子抽出,此时电子聚集在PN节周围, 空穴电流拥堵在PN节边缘。

-CoolMOS的电子电流和空穴电流各行其道, 此时空穴电流在已建立好的P井结构中流动,并无电子拥堵现象。

综上, 当L功率电感LC电路出现过载,短路,动态负载等条件下, 一旦二极管在死区时间不能及时反向恢复, 产生的巨大的复合电流会触发MOSFET内部的BJT使MOSFET失效。

InfinEON CoolMOS采用Super Juction结构, 这种结构在MOSFET硬关断的状态下, 载流子会沿垂直构建的P井中复合, 基本上没有侧向电流, 大大减少触发BJT的机会。

4. 如何更容易实现ZVS

通过以上的分析,可以看到增加MOSFET的死区时间,可以提供足够的二极管反向恢复时间同时降低高dv/dt, di/dt 对LLC电路造成的风险。但是增加死区时间是唯一的选择么?下面我们进一步环型电感器分析如何够降低风险提升系统效率。

  • 基于AD6620和TMS320C6x的软件无线电接收子系统软件无线电以其极强的灵活性和开放性代表着无线通信系统的发展趋势。其思想是以一个通用、标准、模块化的硬件平台为依托,通过软件编程实现无线通信系统的各种功能。 软件无线电提倡功能软件化,要求减少模拟环节

  • 求大神指导一下单周期PFC问题,为什么输入电流跟


    输出电压和电流都能稳定,求各位大神指导一下(上图是输入电流和输入电压的波形)
    友情提示你去看看课本吧。。。你好,我把电路的参数调整了一下,输出电压和输出电流基本达到

  • 基于FPGA的UARTl6550的设计 UART(Universal Asynchronous Receiver/Transmitter,通用异步收发器)是用于控制CPU与串行设备通信的芯片,将由CPU传送过来的并行数据转换为输出的串行数

  •