多路接口与E1协议转换器设计与实现
来源： 作者： 发布时间：2015-01-02 15:48:48 浏览量：MPC875：飞思卡尔MPC平面电感器875嵌入式CPU，基于POWERPC架构，主频高达133 MHz，8 KB指令cache，8 KB数据cache差模电感器，总线频率最高可达80 MHz。
EP3C25F324C8：Altera公司的CycloneⅢ系列FPGA，性价比高，资源丰富。
EPM7256 AETCl44-7：A1tera公司MAX7000AE系列CPLD，支持多种接口电平。由于LTC1546，LTC1544接口电平为5 V，FPGA不支持这样的接口电压，这里使用CPLD作接口电路。
XRT82D20：RXAR公司的E1线路接口芯片，支持单路E1，具有HDB3编码、时钟恢复、线路驱动等功能，75 Ω或者120 Ω阻抗匹配。
keyboard：4×4键盘，用来接收时隙分配设置输入。
LED：LED指示灯，共30个，用来指示30个数据时隙的使用情况：当LED灯点亮时，表示该时隙已经使用；LED灯不亮，表示该时隙为空闲。
2 关键模块设计
2．1 与CPU通信FPGA端硬件电路设计
当FPGA与CPU通信时，由于CPU总线特殊的时序关系，FPGA端须做相应的处理才能保证读写数据的稳定性。图3为MPC875读数据总线时序图。其中：
为片选信号，
为读信号，A[0：31]为地址信号，D[0：31]为数据信号。图4为MPC875写数据总线时序图，
为写信一体成型电感号，其余信号与读总线相同。
太诱电感
当CPU读取FPGA中数据时，先给出地址信号，然后使能片选、读信号，这时如果数据总线上有数据，CPU读入数据。但MPC875总线频率高达80 MHz，为了CPU能稳定的读取到数据，这里将片选信号与读信号相“与”，然后扩宽3倍得到总线可用信号，在总线可用信号有效期间，数电感器生产据总线上总有数据，这样，可以保证CPU能稳定的读到数据。
当CPU写入数据时，CPU先给出地址信号，然后给出片选及写信号，在写信号有效期间，CPU稳定的给出数据。因此，在片选及写信号有效时，锁存数据总线上的数据即可。
2．2 CPLD硬件接口电路设计
CPLD主要完成V．35，RS 449，RS 232数据收发；keyboard，LED控制；FIFO读写等功能。功能框图如图5所示。
CPU通过CPLD对接口芯片进行模式选择。V．35，RS 449为同步平衡接口，常用接口速率为N×64 Kb／s(N=1～32)。时钟、数据信号为两线平衡传输，控制信号为不平衡传输。发送数据时，将与之对应的时钟一并输出。在接收数据时，用接口时钟采样数据。
RS 232为不平衡传输。帧格式固定为：1位开始位、8位数据位、结束位。结束位有三种：1位、1．5位、2位。开始位固定为“0”，停止位固定为“1”。通信双方在开始通信前必须约定好串行传输的参数(传输速度、帧格式)。在发送端，首先通过分频产生需要的串行波特率，然后按照帧格式以约定好的速率发送。在接收端，使用8倍于波特率的时钟对接收到的信号进行过采样，经过滤波后如果为低电平信号，即认为是开始位，然后按照约定好的速率接收数据。
在接收数据时，FIFO读写模块将串行接收数据变成8位并行，同时，将与接收数据同步的时钟8分频，用此时钟将8位并行数据写入与该接口对应的FIFO；在发送数据时，将发送时钟8分频，电感厂家用此时钟从与该接口对应的FIFO读取数据，同时将8位并行数据串行输出。
keyboard为4×4扫描式矩阵键盘，具有16个键。由硬件程序自动扫描键盘，输入数据触发中断，CPU读取数据。LED输出由CPU写入相应的显示寄存器，然后硬件程序将相关信号输出点亮LED。
PCB抄板信号隔离技术在隔离技术中，设计者根据被隔离信号种类的不同和隔离要求，来选择不同隔离器件是关键：(1)第一类隔离器件依赖于光发送器和接收器来跨越隔离屏障。主要有光耦合器和隔离收发器IC。通过光来隔断系统的电流，电容
找超级电容充电方案, 3x2.7V， 充电电流10A以上，恒找超级电容充电方案,电容为3个单体，充电截止电压为： 3x2.7V， 充电电流10A以上，恒流充电，限压保护，围观学习可以使用凌特的LTC3350，满足你的需求
DSP实现无人飞行器控制系统1 引 言本系统选用的TMS320F2812(以下简称F2812)是TI公司开发的一款32 位DSP芯片， 采用高性能静态CMOS 技术， 工作主频可达150M ips。片内集成了128K 字的FLA