COOLMOS与普通VDMOS的差异及应用建议

各位朋友，元宵节快乐，过完元宵节我们的春节基本就算过完了，就要开始一年辛勤的劳作了，祝大家在新的一年里身体健康、万事如意。

在帖子里看到不少关于COOLMOS的介绍，我也为大家整理了一些COOLMOS的资料，供大家参考，会分以下几次发出，欢迎大家讨论。

第一次：超结MOS简介及超结与平面MOS差异

废话我就不多说了，开始上料。

一：COOLMOS的前生今世

COOLMOS也就是super junction MOS由于大家习惯沿用了英飞凌的叫法，所以一直叫COOLMOS，个人认为叫超结MOS可能更为恰当。

以下文字参考西安芯派电子上海研发中心刘博士的论文及相关网络资料，由笔者进行整理，若有问题请及时联系。

1988 年，飞利浦美国公司的 D.J.Coe 申请了编号为 US Pat:4754310 的美国专利，第一次提出了在 LDMOS 结构的基础上，采用 pn 交替结构来取代原来单一淡浓度掺杂的漂移区，有效较低导通电阻的同时保持器件耐压的方法来实现真正意义上的超结器件。如图一所示，在原先传统 LDMOS的漂移区中，通过 pn 交替的结构来代替单一淡浓度掺杂的漂移区，LDMOS 的漏端为高浓度掺杂的n+区域，它直接连接到 pn 交替的漂移区。

图一：LDMOS pn 交替结构示意图

1993 年，电子科技大学的陈星弼教授也在美国专利局申请了编号为 US Pat:5216275 专利。在他的专利中提出，在 VDMOS 器件中，用多个 pn 间隔结构来做外延漂移层的概念，并称其为―复合缓冲层‖（Composite Buffer Layer）。如图 1.10 所示，陈星弼教授的专利中给出的示意结构中，如当前主流的超结 MOS 器件已经十分相似了。图二 中，VDMOS 器件中外延区由 pn 交替掺杂的外延漂移区组成。陈星弼教授同时在专利中分析了此 pn 交替掺杂的漂移区的三维分布方式。

图二：复合缓冲层结构示意图

两年后，即 1995 年，西门子公司的 J.Tihanyi 也申请了编号为 US Pat:5216275 的专利，提出了和陈星弼教授类似的思路和应用方案。Tihanyi 的专利结构见图三，其同样是采用 pn 交替掺杂的结构在替代传统功率 MOS 器件中单一掺杂的漂移层。

图三：Tihanyi 专利超结示意图

这三份专利提出了一种全新的思路，新的器件结构使陷入硅限瓶颈的人们为之振奋。在这之后，人们基于此前这三人的思路和理论推导，对基于此方向的新型高压器件进行了深入的研究和开发。1997年，随着研究的深入， Tatsuhiko 等人正式提出了―超结理论（Superjunction Theory）的概念。Tatsuhiko 等人将之前的研究进行了总结和归纳。从此之后，超结理论得到了广泛的引用和流程，被众多研究人员所接受，并不断得到新的研究成果。

超结理论提出后，针对超结 MOS 器件的研究随之在世界范围内展开。在 1998 年，英飞凌公司正式宣布世界上第一代产品级的新型超结 MOSFET 器件诞生，并称之为 COOLMOS。自此超结MOSFET慢慢的走入了我们电源工程师的视野。随着超结MOSFET的推广，国内的国内的众多企业也推出了自己的超结产品，如南方芯源微科技有限公司在2012年成功的推出了自己一些列的超结产品，并应用到众多的企业中去。

二：SJ_MOS与VDMOS的结构差异

为了克服传统MOS导通电阻与击穿电压之间的矛盾，一些人在VDMOS基础上提出了一种新型的理想器件结构，既我们所说的超结MOS，超结MOS的结构如图2所示，其由一些列的P型和N型半导体薄层交替排列组成。在截止态时，由于P型和N型层中的耗尽区电场产生相互补偿效应，使P型和N型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降。导通时，这种高浓度的掺杂可以使其导通电阻显著下降，大约有两个数量级。因为这种特殊的结构，使得超结MOS的性能优于传统的VDMOS.如下表中芯派电子的超结MOS与平面MOS部分参数比对可知，超结MOS器件参数优于平面MOS。

对于常规VDMOS器件结构， Rdson与BV这一对矛盾关系，要想提高BV，都是从减小EPI参杂浓度着手，但是外延层又是正向电流流通的通道，EPI参杂浓度减小了，电阻必然变大，Rdson就大了。Rdson直接决定着MOSFET单体的损耗大小。所以对于普通VDMOS，两者矛盾不可调和，这就是常规VDMOS的局限性。 但是对于超结MOS，这个矛盾就不那么明显了。通过设置一个深入EPI的的P区，大大提高了BV，同时对Rdson上不产生影响。对于常规VDMOS，反向耐压，主要靠的是N型EPI与body区界面的PN结，对于一个PN结，耐压时主要靠的是耗尽区承受，耗尽区内的电场大小、耗尽区扩展的宽度的面积。常规VDSMO，P body浓度要大于N EPI，大家也应该清楚，PN结耗尽区主要向低参杂一侧扩散，所以此结构下，P body区域一侧，耗尽区扩展很小，基本对承压没有多大贡献，承压主要是P body－－N EPI在N型的一侧区域，这个区域的电场强度是逐渐变化的，越是靠近PN结面，电场强度E越大。对于COOLMOS结构，由于设置了相对P body浓度低一些的P region区域，所以P区一侧的耗尽区会大大扩展，并且这个区域深入EPI中，造成了PN结两侧都能承受大的电压，换句话说，就是把峰值电场Ec由靠近器件表面，向器件内部深入的区域移动了。

对于做电源的工程师，这些太过器件级别的内容可能让我们看的云里雾里，那就请看我们下面的更新，SJ_MOS的应用吧，有猛料啊。

楼主元宵节快乐！

2楼的图片看不到呀

多谢、多谢，更新了

也祝您元宵节快乐，工作开心。

在原先传统LDMOS的漂移区中，通过pn交替的结构来代替单一淡浓度掺杂的漂移区，LDMOS的漏端为高浓度掺杂的n+区域，它直接连接到pn交替的漂移区。 为了克服传统MOS导通电阻与击穿电压之间的矛盾，一些人在VDMOS基础上提出了一种新型的理想器件结构 为了克服传统MOS导通电阻与击穿电压之间的矛盾，一些人在VDMOS基础上提出了一种新型的理想器件结构，既我们所说的超结MOS coolmos实现的工艺有很多种，可以采用DT 填充P型-EPI或者多次注入。 举个例子，在一个70W的笔记本适配器上，很多还是用的20A的平面管(或者是16A)，但是我们知道实际电路里的有效电流其实很小，用20A只是看重他的低内阻，降低损耗，降低温升。 业内人士啊 造成了PN结两侧都能承受大的电压，换句话说，就是把峰值电场Ec由靠近器件表面，向器件内部深入的区域移动了。 期待楼主的猛料，不知芯派有那些超结MOS产品呢 芯派电子的SJ-MOS和英飞凌的coolmos相比有什么优缺点？

说起优缺点，我们先来说说工艺差异：两种超结主要区别为P区工艺方式实现不一样，英飞凌采用的是高能量离子多次注入技术，最终成形成糖葫芦状P柱区，芯派电子采用的为挖槽填充技术，最终形成形态比较完美的P柱区。

至于优缺点，芯派的超结性能已经媲美英飞凌的C3系列（如导通电阻，开关时间，结电容，栅电荷等参数），虽然芯派的SJ_MOS反向恢复略逊色于英飞凌产品，但通过芯派RD团队对反向恢复进行全面优惠，目前芯派的产品在国内的超结产品中已处于领先地位。芯派超结产品与国内超结产品相比技术相对处于领先地位，与英飞凌相比芯派超结产品具有极高的性价比。

但是英飞凌做为国际优秀的半导体企业，其超结的系列也比较齐全，还有很多我们国内企业值得学习的地方。但随着国内一大批像芯派一样优秀的半导体企业的努力，国内的超结产品会越来越好。

有关芯派的超结产品可以到西安芯派电子的网站看看

http://www.sEMIpower.com.cn

楼上说的很实在,路漫漫其修远兮。。。。

补充一下，下图为英飞凌coolmos与芯派SJ-MOS工艺区别（右图为芯派SJ-MOS）

在反向恢复方面和英飞凌的CFD系列相比，反向恢复时间一般相差多少？

所以芯派的超结MOSFET是采用深沟槽工艺的,怎么解决EAS和Trr问题? Coolmos的Rds是正温度系数的东西，但Toshiba和ST的Rds标示的是25C是的参数，实际mosfet工作起来是25C还是125C?有测过除开Infineon的外ST和Toshiba之流的125C时候的实际Rds是否是他规格书中的参数吗?把Toshiba或者ST的所谓20N60的coolmos和NCE，Infineon的20N60拿来做一下对比测试就知道谁在忽悠人了。 随着超结MOSFET的推广，国内的国内的众多企业也推出了自己的超结产品，如南方芯源微科技有限公司在2012年成功的推出了自己一些列的超结产品，并应用到众多的企业中去。 NCE的和Infineon的C3是基本同一个平台但有工艺改进而来的，那驱动Qg和结电容导致炸机的风险Toshiba和ST之类的风险要高于NCE。

好高端，怎么开始研究专利了

所以芯派的超结MOSFET是采用深沟槽工艺的,怎么解决EAS和Trr问题? 说的很实在，学到了 两种超结主要区别为P区工艺方式实现不一样，英飞凌采用的是高能量离子多次注入技术，最终成形成糖葫芦状P柱区，芯派电子采用的为挖槽填充技术，最终形成形态比较完美的P柱区。 两种超结主要区别为P区工艺方式实现不一样，英飞凌采用的是高能量离子多次注入技术，最终成形成糖葫芦状P柱区 SJ-MOS结构中，由于深入NEPI层的P型柱区允许通过的电流密度很大。 请问芯片在200KHz的频率驱动高压coolmos，设计需要考虑哪些因素和普通mos不一样的呢 超结MOS器件参数优于平面MOS。。

是的，超结MOS器件参数优于平面MOS。具有以下几个特点。

1.极低的传导损耗

2.极大的电流能力

3极低的栅极电荷Qg

4.低的开启电压

5.极快的开关速度

你怎么就不说弱点 为了克服传统MOS导通电阻与击穿电压之间的矛盾，一些人在VDMOS基础上提出了一种新型的理想器件结构，既我们所说的超结MOS pn 交替结构来取代原来单一淡浓度掺杂的漂移区，有效较低导通电阻的同时保持器件耐压的方法来实现真正意义上的超结器件.这种基础研究，还是看老外的 超结MOS的性能优于传统的VDMOS，在应用方面也有独特的优势。 P型和N型层中的耗尽区电场产生相互补偿效应，使P型和N型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降。 超结MOS的性能优于传统的VDMOS.如下表中芯派电子的超结MOS与平面MOS部分参数比对可知，超结MOS器件参数优于平面MOS。 VDMOS器件中外延区由pn交替掺杂的外延漂移区组成。此pn交替掺杂的漂移区的三维分布方式。 导通时，这种高浓度的掺杂可以使其导通电阻显著下降，大约有两个数量级。 导通时，这种高浓度的掺杂可以使其导通电阻显著下降，大约有两个数量级。因为这种特殊的结构，使得超结MOS的性能优于传统的VDMOS.如下表中芯派电子的超结MOS与平面MOS部分参数比对可知，超结MOS器件参数优于平面MOS。 对于一个PN结，耐压时主要靠的是耗尽区承受，耗尽区内的电场大小、耗尽区扩展的宽度的面积。 在截止态时，由于P型和N型层中的耗尽区电场产生相互补偿效应，使P型和N型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降 设计的好时，其在低压时已接近全部耗尽，电场分布很均匀，能耐较高的电压。 导通时，这种高浓度的掺杂可以使其导通电阻显著下降，大约有两个数量级。

对MOS结构不太了解，这文详细。

一般要求意义是低内阻低Ciss、Coss，高Qg

举头问楼主，猛料何时有？

快快更新

顶贴不给力，没力气码字啊

开玩笑了，连长别急，忙过这两天就会更新的，多谢关注了

重点介绍下：“极高的性价比”

COOLMOS是不对于短时间的电压电流过冲不及普通平面MOS啊，COOOLMOS相同应用下效率提高了但是感觉不抗用容易被冲击坏。

这样就可以通过改变EPI来牺牲耐压来得到较好的Rdson。 我的理解是，同规格的MOS，RDS小了一半，效率高了，温升小了，所以性价比高了哦！！！！

呵呵，这个每个人理解都不同，我个人的认为这个参数离不开性能和价格（貌似是废话，哈哈），目前国内的超结与欧美大的品牌技术差距虽然在缩小，但差距是客观存在的，这个我们谁都不能否认，但价格呢？国内的优势又是显而易见的，所有性价比是个综合参数，好比MOSFET的K因子最小的价格与性能的乘积才是最高的性价比。

具体使用什么品牌需要电源工程师根据自己产品的实际需求去选择，如果一个手机充电器，需要提高效能，但也很少有人选择欧美系的超结MOS，可能也有，土豪毕竟是少数，大多数企业还是对成本毕竟敏感的。

以上信息供参考，欢迎大家积极讨论，让更多的超结问题展现在更多的工程师面前。

MOSFET的K因子最小的价格与性能的乘积才是最高的性价比。完全赞成 楼主说的是性能提升了，性价比应该是跟价格挂钩的，应该是用较低的价格拿到性能相当的产品，才叫性价比高。

性价比，性能/价格，比值越大越有优势嘛，离开价格这一要素何谈性价比

新型高压器件的研发,有天朝科学家的专利做技术支撑，振奋人心啊。飞利浦的专利很不错，基础性的 造成了PN结两侧都能承受大的电压，换句话说，就是把峰值电场Ec由靠近器件表面，向器件内部深入的区域移动了。 这个区域的电场强度是逐渐变化的，越是靠近PN结面，电场强度E越大。 多次注入的注入剂量和退火比较难控制，采用不通的浓度也是为了得到更均匀的电场分布，已得到较好的耐压。 为了克服传统MOS导通电阻与击穿电压之间的矛盾，一些人在VDMOS基础上提出了一种新型的理想器件结构

简单说一下SJ_MOS在电源中应用的优点。

SJ_MOS系统应用的优点总结

1> 通态阻抗小，通态损耗小。

由于SJ-MOS的Rdson远远低于VDMOS，在系统电源类产品中SJ-MOS的导通损耗必然较之VDMOS要减少的多。其大大提高了系统产品上面的单体MOSFET的导通损耗，提高了系统产品的效率，SJ-MOS的这个优点在大功率、大电流类的电源产品产品上，优势表现的尤为突出。

2> 同等功率规格下封装小，有利于功率密度的提高。

首先，同等电流以及电压规格条件下，SJ-MOS的晶源面积要小于VDMOS工艺的晶源面积，这样作为MOS的厂家，对于同一规格的产品，可以封装出来体积相对较小的产品，有利于电源系统功率密度的提高。

其次，由于SJ-MOS的导通损耗的降低从而降低了电源类产品的损耗，因为这些损耗都是以热量的形式散发出去，我们在实际中往往会增加散热器来降低MOS单体的温升，使其保证在合适的温度范围内。由于SJ-MOS可以有效的减少发热量，减小了散热器的体积，对于一些功率稍低的电源，甚至使用SJ-MOS后可以将散热器彻底拿掉。有效的提高了系统电源类产品的功率密度。

3> 栅电荷小，对电路的驱动能力要求降低。

传统VDMOS的栅电荷相对较大，我们在实际应用中经常会遇到由于IC的驱动能力不足造成的温升问题，部分产品在电路设计中为了增加IC的驱动能力，确保MOSFET的快速导通，我们不得不增加推挽或其它类型的驱动电路，从而增加了电路的复杂性。SJ-MOS的栅电容相对比较小，这样就可以降低其对驱动能力的要求，提高了系统产品的可靠性。

4> 节电容小，开关速度加快，开关损耗小。

由于SJ-MOS结构的改变，其输出的节电容也有较大的降低，从而降低了其导通及关断过程中的损耗。

同时由于SJ-MOS栅电容也有了响应的减小，电容充电时间变短，大大的提高了SJ-MOS的开关速度。对于频率固定的电源来说，可以有效的降低其开通及关断损耗。提高整个电源系统的效率。这一点尤其在频率相对较高的电源上，效果更加明显。

其实电源最佳的参数为最小化的Rdson*Qg,这个参数有些人称为K因子，超级的K因子远远优于平面MOS。这也是超级可以有效降低损耗的缘由。

那用于双管正激电路是不是有问题了呢? SJ-MOS在原有超结MOSFET产品的基础上,进一步降低产品导通电阻和栅极电荷,更利于提高系统效率，但是跟VDmos管有什么缺点吗？ SJ-MOS有极快的开关特性，EMI可能会超标，可能抗浪涌的能力差些，欢迎其它人补充一下。 SJ-MOS是因为开关频率的问题引起了EMI变差吧，那SJ-MOS可以承受最大的开关频率是多少？ SJ-MOS优点确实挺多的，目前超结MOS管应用在哪些地方？ SJ-MOS的导通损耗的降低从而降低了电源类产品的损耗，这些损耗都是以热量的形式散发出去 SJ-MOS栅电容其响应的减小，电容充电时间变短，大大的提高了SJ-MOS的开关速度 利用的是完全耗尽、电荷平衡原理，所以要形成一个比传统P-Well更大的区域，因此要多次注入和退火。

吐血推荐，绝对的好资料，虽然不是超结MOS，但是有很强的参考意义。

TECH NOTE-MOSFET的应用选择.pdf

MOS管的损耗怎么计算？ 可以参考一下这个帖子，讲的挺详细的。 mos管在开关电源使用中，一般有开关损耗跟导通损耗。 COOLNMAS用在MEMS领域也是很多的，具体的要看怎么去利用了。 coolmos应该是未来业界的潮流，值得好好学习和研究！

这个广告做得好

师长，你好，我好像听过你电源研讨会的讲座。 先把问题抛出来，在下次的帖子中会提到解决办法，欢迎论坛里的大神们将自己的好方法也贴出来，共同提高。

COOLMOS系统应用会出现的问题

1> EMI可能超标。

由于SJ-MOS拥有较小的寄生电容，造就了超级结MOSFET具有极快的开关特性。因为这种快速开关特性伴有极高的dv/dt和di/dt，会通过器件和印刷电路板中的寄生元件而影响开关性能。对于在现代高频开关电源来说，使用了超级结MOSFET，EMI干扰肯定会变大，对于本身设计余量比较小的电源板，在SJ-MOS在替换VDMOS的过程中肯定会出现EMI超标的情况。

2> 栅极震荡。

功率MOSFET的引线电感和寄生电容引起的栅极振铃，由于超级结MOSFET具有较高的开关dv/dt。其震荡现象会更加突出。这种震荡在启动状态、过载状况和MOSFET并联工作时，会发生严重问题，导致MOSFET失效的可能。

3> 抗浪涌及耐压能力差。

由于SJ-MOS的结构原因，很多厂商的SJ-MOS在实际应用推广替代VDMOS的过程中，基本都出现过浪涌及耐压测试不合格的情况。这种情况在通信电源及雷击要求较高的电源产品上，表现的更为突出。这点必须引起我们的注意。

4> 漏源极电压尖峰比较大。

我司MOSFET目前使用的客户主要是反激的电路拓扑，由于本身电路的原因，变压器的漏感、散热器接地、以及电源地线的处理等问题，不可避免的要在MOSFET上产生相应的电压尖峰。针对这样的问题，反激电源大多选用RCD SUNBER电路进行吸收。由于SJ-MOS拥有较快的开关速度，势必会造成更高的VDS尖峰。如果反压设计余量太小及漏感过大，更换SJ-MOS后，极有可能出现VD尖峰失效问题。

5> 纹波噪音差。

由于SJ-MOS拥有较高的dv/dt和di/dt，必然会将MOSFET的尖峰通过变压器耦合到次级，直接造成输出的电压及电流的纹波增加。甚至造成电容的温升失效问题的产生。

加大栅极电阻，调整变压器 很直接的办法。 请问，CoolMOS的栅极驱动电阻取在什么范围合适，我做实验，驱动电阻都50欧姆了，驱动的延迟还是没有明显变化。

其实上面这些问题概括起来是两个大问题，其一为栅极震荡，其二位DV/DT、DI/DT，具体的产生缘由及解决办法目前通过电路设计可以很好的解决。

总结的还不错，其实DATASHEET里面有温度相关的特征曲线的，只不过真正去看和比较的人不多；MOSFET不像IGBT，电流定义的规格不同，IGBT以100C能承受的电流来定义的，但是MOSFET是以25C来定义，所以某种程度上可以以小充大，其实只要仔细看看后面的温度曲线就知道大概了，当然一分钱一份货的，在价格主导的今天，大家都是尽量做到最好的折衷.. ds之间并联电容。 此处并电路降效率，并且可靠性差 我是看到了博士的字样，瞬间就觉得上档次了 并联一个电容相当于MOS管的极间电容变大,通过RC充放电，这样开通和关断时间就会延长,导致损耗增加,从而影响了效率。 ds之间并联电容这种方法是不可取的，会影响到电源的效率。 漏了说SJ体二极管的缺点比如反向恢复电流不是一般的大 功率MOSFET的引线电感和寄生电容引起的栅极振铃，由于超级结MOSFET具有较高的开关dv/dt

3> 抗浪涌及耐压能力差。

这个怎么解决，抗雷击能力真不是一般的差。。。VD的好多了。怎么整？要加强雷击吸收线路吗？还是可以通过调整MOS的外围器件？

现在的产品就碰到了这个问题，怎么处理？是否有好的办法？

求答案！！!

我用东芝的20w60w做800w，一通电就坏，用平面mos就没事 有道理

这么好的话题，

微论坛正式上线了（http://m.wsq.qq.com/264421032）参与话题活动赢奖品，还能发话题，更方便的与小伙伴们交流玩耍，识别以下二维码，点击【微论坛】

再来回答下上面提出问题的解决办法，不足之处欢迎大家补充。

MOSFET栅极产生震荡的原因

说起MOSFET栅极产生震荡的原因，我们先看下面的一张MOSFET在电源中的寄生参数示意图。其中L1、L2、L3为封装引线及PCB敷铜寄生电感。Rg1为MOSFE内部栅极电阻，Rg2为MOSFET外电路栅电阻。

从上图我们可以看出，MOSFET自身和我们外部电路布线及器件布局会引入较大的寄生电容及电感到电路中，这些引入参数在电源上会形成相应的回路，大家都知道电源的MOSFET处于一个高速开通及关断的工作状态，在这个开关过程中，相应的耦合环路就有可能形成震荡。电路是否振荡决定于谐振电路、谐振频率、及MOSFET的转折频率，转折频率由Rg1、MOSFET寄生电容及和增益Gfs控制,因此即使较小的寄生电容，都有引起谐振的可能。

因此，只有有效的保证了栅漏串联谐振频率低于MOSFET的增益转折频率，才能有效的防范振荡的产生。具体的实现方法有两种：

a>选择合适的栅极电阻。较小的栅极电阻会使MOSFET快速关断，由于栅极走线及栅极搭线电感中贮存的能量不能马上泄放，会引起MOSFET不能彻底关断，从而产生相应的震荡，当震荡严重时会导致MOSFET栅氧层遭受破坏从而引起失效，震荡不严重的话，那就是干扰问题和损耗问题了。

b>优化PCB布线，减少栅极附件的杂散电容。栅极布线尽量短，不经过大电流器件这些大家都知道，但是还需注意避免栅漏极栅极与高电压走线过于接近，保证栅漏不出现平行走线，如果电路布局特殊，可考虑采用地线将栅漏进行屏蔽隔离。

C>使用磁珠进行抑制。这种方法大家用的比较多，尤其在处理EMI相关问题时。当在较高频率时，磁珠引入有效的损耗阻抗，可以抑制吸收电路中的尖峰。同时将其LAYOUT在MOSFET栅极附件，也可以有效的防止并联走线串扰问题的产生。

使用PNP加速关断三极管。 很好的方法 哈哈，多谢邱工支持，以后还得向您请教。 多谢楼主的提醒，获益匪浅 受益，辛苦了！ mosfet当中的高频振荡原因是由mosfet的结电容和栅极回路中的寄生电感共同作用产生的，也就是说mosfet在开通关断时，mosfet的结电容存在一个充电和放电的动作，如果增加栅极电阻，充电、放电电流相应会减小，也就消除了也就消除了高频振荡。 请问增大MOSFET栅极电阻可消除高平震荡，但是又不是越大越好，请问这么选取合适？ 给你推荐个计算驱动电阻的公式：Tr ( 或是 Tf ) = 2.2 * R * Ciss ; 其中R包括MOS管内阻。

关于MOSFET驱动电阻的选择.pdf

以上资料供参考

多谢楼上提供资料，非常好的一份资料。值得称赞 COOLMOS的阻挡层结构是一梳壮结构,大约靠七次离子注入再二次高温扩散形成的。 MOSFET不能彻底关断或者完全导通的原因很多，因为走线的寄生情况所引起的，也可以作为一个原因 可否留下联系方式？

您好，联系方式如下：

西安芯派电子科技有限公司

朱工

029-88251977-8014

zhupeng@semipower.com.cn

深圳市南方芯源科技有限公司

高先生

0755-83981818-8693

gaoxiang@samwinsemi.com

超结应用的优势有什么表现？

节电容小，开关速度加快，开关损耗小。由于SJ-MOS结构的改变，其输出的节电容也有较大的降低，从而降低了其导通及关断过程中的损耗。

提高整个电源系统的效率。这一点尤其在频率相对较高的电源上，效果更加明显。

这个成本高，芯派早日也设计出自己的coolmos，这样国产的mos会更加强大。

营长，你好，芯派电子在12年已经推出了全系列高可靠性的超结高压MOSFET，并且广泛的应用于三星、康舒等众多国内外知名企业。

了解芯派超结产品信息欢迎登陆芯派官方网站查询

http://www.semipower.com.cn/

以中科院院士陈星弼首席顾问的南京星焱微电子公司，直接以其研究的最新成果进行研发生产，他们在COOLMOS领域也拥有不错的实力。

芯派的超结mos和coolmos的差别在哪里，到底性能又多大差距。 一般我们选择一颗MOS 大致看以下几个参数 BV Id Rds Vth Qg Pd等。 但是这几个参数，只有Qg和Id是交流参数，其他都是静态参数。而半导体这东西就是随温升变坏的。 VDMOS器件中外延区由pn交替掺杂的外延漂移区组成。 COOLMOS是趋势，回路再瞅瞅 而半导体这东西就是随温升变坏的。那动态参数，其实是变坏的。 第一次提出了在LDMOS结构的基础上，采用pn交替结构来取代原来单一淡浓度掺杂的漂移区，有效较低导通电阻的同时保持器件耐压的方法来实现真正意义上的超结器件，这个给我们又提供便利了。 那选好了电压、电流，剩下就是看Coolmos的损耗了。 果然有干货 随着技术进步 工艺提高 越来越多的新产品出现了 低功耗，在封装上也有改进，英飞凌的Coolmos用过，还不错，体积很小

大功率时，cool优势比较显著

超结MOS简介及超结与平面MOS差异，这个楼主研究的很透彻，在我们的使用中有所帮助 举个例子，20N60C3 MOS前段的驱动电阻一般可做到15mohm以下，但是也不是越低越好，开关越高，EMI的问题就出来了。

单单提一下他们的结构差异吧：

为了克服传统MOS导通电阻与击穿电压之间的矛盾，一些人在VDMOS基础上提出了一种新型的理想器件结构，称为超结器件或COOLMOS，COOLMOS的结构如图2所示，其由一些列的P型和N型半导体薄层交替排列组成。在截止态时，由于P型和N型层中的耗尽区电场产生相互补偿效应，使P型和N型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降。导通时，这种高浓度的掺杂可以使其导通电阻显著下降，大约有两个数量级。因为这种特殊的结构，使得COOLMOS的性能优于传统的VDMOS.

两种差别还是蛮大的 两种超结主要区别为P区工艺方式实现不一样 用途也肯定不一样 开关损耗在MOS里最直接体现的数值是Trr。这也是Coolmos最核心的参数。 但是我们都知道，能用得起Coolmos的电源，基本称之为高档电源，那方案的设计肯定是精益求精的。

大家好，非常感谢大家的关注，欢迎大家将对COOLMOS的相关理解贴出来，一起进步。

SAMWIN中国MOS第一品牌，产品涵盖平面MOS、COOLMOS、IC、整流桥、二极管等五大系列，欢迎大家到芯派官网进行了解，也可以直接与芯派联系。

http://www.semipower.com.cn/ 据说COOLMOS的DV/DT能力比较差，不知道是不是真的，针对这点在设计电源中该注意社么问题呢？还望楼主指教，谢了 比较大有点夸大，但确实会稍微差些，包括所有的欧美系也是这样，我们一般建议客户在栅极加速二极管上串联个几十欧姆的电阻，这对提高系统的可靠性有很大的作用。 不错 目前在国内CoolMOS的应用还是非常片面的，任重而道远。 哎超节应用问题还是蛮多大，在打功率电源上应用优势比较明显，在小功率电源上EMI就搞死人。 MOS的另外一个损耗，开关损耗其实往往更加占主导。 在Coolmos上，是通过P柱，形成更大的PN结，从而降低Rds。但是就如同你讲的，Coolmos，降低了Rds，所以他的EAS能力较之平面管要低，这也对电源设计者提出了更高的要求。 随着超结MOSFET的推广，国内的国内的众多企业也推出了自己的超结产品 最好的还是英飞凌，国内技术还的追赶。很难去超越。

X飞凌作是一家世界顶级的半导体供应商。其产品确实性能不错，但我们不可否认的是，国内的半导体近几年也取得了很大的发展，其产品可靠性也得到了很大程度的提高，性能已经越来越接近国际上大的品牌，虽然这很小的差距可能还需要很多年的努力，但是国内半导体的发展趋势是不可阻挡的。

就拿SEMIPOWR来说，其生产的超结产品已经大批量的应用到适配器、充电器、LED、PC、TV等消费类行业，同时在通信及UPS等行业也已开始使用。其产品得到了广泛的认可。

祝愿我们国家半导体行业越来越强。

总之一句话：MOS在发展，损耗会越来越低。电源方案只会像更高效率和更小体积发展。

这干货不错，正好需要解疑。电源网就在微信端推送了

最近处理客户问题发现COOLMOS使用过程中，很多工程师采用了三极管的加速电路，但中间未串接电阻，这样由于DV/DT过大，在关断时，影响的系统的可靠性，所以不管使用哪家的COOLMOS，建议给加速电路一定要串接电阻，控制器DV/DT。

------------------------华丽的分割线----------------------------------------------------------------------------------------------------------

给大家郑重推荐，中国MOSFET第一品牌SAMWIN，有需要的联系啊。多谢了

SAMWIN中国MOS第一品牌，产品涵盖平面MOS、COOLMOS、IC、整流桥、二极管等五大系列，欢迎大家到芯派官网进行了解，也可以直接与芯派联系。

http://www.semipower.com.cn/

这广告做的好。 不过话说回来，国内的品牌和国外的还是有差距的，从市场就可以看出来。目前工业通信类的国内的做进去的比率相对还小。 加速电路一定要串接电阻，请问这个电阻阻值怎么计算？ EMI,EMI,EMI,EMI怎么处理？有什么好方法 这种高浓度的掺杂可以使其导通电阻显著下降，大约有两个数量级。因为这种特殊的结构，使得超结MOS的性能优于传统的VDMOS. 牛人 举个例子，150W的LED电源上，你觉得可以不加散热嘛?15W的LED电源上，加散热装置，那有地方么?Coolmos，在应用端，解决了有的电源方案需要电子器件更小的体积，甚至是去掉散热片(如Iphone的充电器)，而大功率上看重Coolmos的还是他能降低损耗，所以散热片是一定要加的。 正解 有效较低导通电阻的同时保持器件耐压的方法来实现真正意义上的超结器件。 Coolmos露在表面的是Rdson 较低，只有平面管的1/3或者1/4，那MOS的导通损耗必然较之平面管要低不少。 在中压MOS(100-150V)，英飞凌、ST、AO、FC均有超低导通电阻、超低损耗的MOS出现，如Opti3MOS(艾默生、华为都有大量使用，是未来的主导)、SDMOS等 COOLMOS应用已经普及，不知道碳化硅氮化镓等更高级的器件啥时能普及，期待中 任重而道远 你们能客观去分析就是进步，不是乱忽悠，只有正视问题，才能进步 学习，学习

基于双DSP的实时图像处理系统实时图像处理技术在目标跟踪、机器人导航、辅助驾驶、智能交通监控中都得到越来越多的应用。由于图像处理的数据量大,数据处理相关性高,实时的应用环境决定严格的帧、场时间限制,因此实时图像处理系统必须具有强大

问下在saber 软件中变压器 旁边接了好多正八边就是变压器边上接了一个正八边形

已经被添加到社区经典图库喽

http://www.dianyuan.com/bbs/classic/

计算大功率电源中MOSFET的功率耗散也许便携式电源设计工程师所面临的最大挑战在于向现代高性能CPU供电。最近，CPU供电电流每两年翻一倍。事实上，当今的便携式内核电源要求电流达到 40A，电压在0.9V至1.75V之间。但一方面电流要求