基于 KeyStone DSP 的多核视频处理技术
来源： 作者： 发布时间：2014-12-11 09:40:45 浏览量：• HD 分辨率，720p 或 1080i － 6 至 10 Mbps
• D1 分辨率，720×480，30 帧/秒 (fps)，或 720×576，25 帧/秒 – 1 至 3 Mbps
• CIF 分辨率，352×288，30 帧/秒 – 300 至 768 Kbps
• QCIF 分辨率，176×144，15 帧/秒 – 64 至 256 Kbps
转码应用所需的总外部接口是输入媒体流与输出媒体流所需带宽的总和。为了支持多个 HD 分辨率通道或大量较低分辨率通道，至少需要一个串行千兆位介质独立接口 (SGMII)。
非转码视频应电感生产厂家用涉及从 YUV（或同等）域对原始视频媒体流进行编码或解码。原始视频流具有较高的比特率，且通常通过 PCI、PCI Express 或串行快速输入/输出 (SRIO) 等高比特率的快速多通道总线直接从处理器输入模压电感器或输出信号。
以下列出了使用 8 位像素数据和 4:2:0 或 4:1:1 配色方案传输 YUV 域中单通道原始视频流所需的带宽：
• 1080i60 - 745.496 Mbps
• 720p60 - 663.552 Mbps
• D1（30fps NTSC 或 25 fps PAL）- 124.415 Mbps
• CIF（30 fps）- 36.49536 Mbps
• QCIF（15 fps）- 4.56192 Mbps
因此，可对 4 个 1080i60 H.264 通道进行解码的处理器要求能够支持超过 4 Gbps 速率的总线，从而可假定总线的利用率为 60%。
2.2 处理性能
在可编程处理器的 H.264 通道上进行视频处理所需的处理性能取决于众多参数，其中包括分辨率、比特率、影像质量以及视频剪辑内容等。本章不仅将讨论大电流电感影响周期消耗的因素，而且还将给出普通应用实例平均周期消耗的经验法则。
与其他视频标准一样，H.264 仅定义解码器算法。对于既定编码媒体流而言，所有的解码器都可生成相同的 YUV 视频域数据。
因此，解码器不决定影像质量，而由编码器决定。不过，编码器质量能影响解码器的周期消耗。
熵解码器的周期消耗取决于熵解码器的类型和比特率。H.264 MP/HP 为熵解码器定义了两种无损算法，即上下文环境自适应二进制算术编码 (CABAC) 和上下文环境自适应可变长度编码 (CAVLC)。CABAC 能提供更高的压缩比，因此，比特数相同时影像质量会更佳，但相比 CAVLC 在每个媒体流比特上约多消耗 25% 的周期。用于解码 CABAC 或者 CAVLC 媒体流所需的周期量是比特数的一个非线性单调函数。
所有其他解码器功能的处理负载均是分辨率的函数。更高分辨率需要更多的周期，几乎与宏模块的总数量呈线性关系。视频流内容、编码器算法与工具能在一定程度上影响解码器的周期消耗。附录 A – 解码器性能依赖性 (Decoder Performance Dependency) 列举了可能会影响解码器周期消耗的编码器算法和工具。
在可编程器件上实施既定比特率的编码器需要在质量与处理负载之间进行权衡。附录 B – 运动估算与比特率控制 分析了可能影响编码器质量并消耗大量周期的两种编码器算法。
对于典型的运动消费类电子设备的高质量视频流而言，以下列表给出的经验法则，可用以判断常见使用案例中 H.264 编码器消耗的周期数。
• QCIF 分辨率、15 fps、128 Kbps － 每通道 2,700 万个周期
• CIF 分辨率、30 fps、300 Kbps – 每通道 2 亿个周期
• D1 分辨率、NTSC 或 PAL、2 Mbps –每通道 6.6 亿个周期
• 720p 分辨率、30 fps、6 Mbps – 每通道 18.5 亿个周期
• 1080i60、每秒 60 场、9 Mbps – 每通道 34.5 亿个周期
与此类似，H.264 解码器消耗的周期数为：
• QCIF 分辨率、15 fps、128IKbps – 每通道 1400 万个周期
• CIF 分辨率、30 fps、300 Kbps – 每通道 7050 万个周期
• D1 分辨率、NTSC 或 PAL、2 Mbps –每通道 2.92 亿个周期
• 720p 分辨率、3绕行电感器0 fps、6 Mbps – 每通道 7.8 亿个周期
• 1080i60、每秒 60 场、9 Mbps –每通道 16.6 亿个周期
转码应用（包括完整的解码器和编码器）消耗的周期数是编码器和解码器所消耗的总和，在需要的情况下也会电感量加上扩展的消耗。
2.3 存储器的考虑事项
在成本与存储器要求之间进行权衡折中是任何硬件设计都需要考虑的重要因素。在分析多核视频处理解决方案的存储器要求时，需要明确以下几个问题：
• 需要多大存储量的存储器，以及存储器的类型（专有还是共享）是什么？
• 存储器的速度是否足够支持流量需求？
80V浪涌吸收器原理与设计摘要 针对飞机直流电源上的浪涌干扰，分析了采用电压钳位和开关式稳压电路两种方法，实现80V浪涌吸收器的可行性。经过设计和试验，较好地解决了这一问题。关键词 机载电子设备；80V浪涌吸收器；浪涌干扰随着
新能源汽车数字电源的设计 最近正设计一款新能源汽车车载数字电源；输入电压450V--650V;输出：27.5V110A
控制芯片TI的F28035；主控：移相全桥+同步整流；载频：100KHZ。请问变压器选TDK EE65的可以吗？
也
便携式功率分析仪设计-----硬件设计（三）3.3.4.2可变增益放大器由于在信号调理通道上使用了具有较大衰减的无源衰减网络，为动态调整A/D的采样范围，我们在A/D采样模块之前加入一个可变增益放大器，以达到对微小信号或过大信号仍然能够进行采样