流水线技术在基于FPGA的DSP运算中的应用研究

1．2 不同位宽运算器相同流水线级数的性能比较
对采用6级流水的加法器和乘法器的数据位宽加以改变，通过综合仿真，分析其性能指标的变化，见表3。

由比较结果可见：采用同样的流水线级数时，工作速度基本相同，但耗用资源随输入位数的增加而急剧增加，加法器主要是逻辑单元LE个数的增加；乘法器则是存储器位和嵌入式乘法器个数的增加。因此，对于不同的运算器电路，应根据需要选用不同型号的FPGA器件以满足对不同资源的需要。如，仅作加法运算时，可以选用逻辑单元丰富的FPGA器件女HACEX系列、FLEX等系列；乘加运算则需要选择内嵌乘法器模块和存储器模块的Cyclone、CycloneII等系列。

2 基于FPGA实现DSP流水线设计中应注意的其他问题
2．1 流水线设计方法的选择
流水线设计可分为原理图和VHDL两种基本方法。
如前所述，用原理图输入法设计时，为提高设计效率，应充分利用带有LPM_PIPELINE的LPM模块，并利用QuartusII(提供了40多种LPM函数)编译器给出的LPM PIPELINE最佳数值(即最佳流水线级数)，设定最佳LPM_PIPEINE值。
在无合适的I PM模块可用时，需要用VHDL作为设计输入。
流水线技术的实质就是在适当的地方加入寄存器，将前面的运算结果或输入数据暂存，并在下一个时钟到来时，将寄存值作为后一级运算的输入。因此在用VHDL描述流水线时，只需对不含流水线的运算器描述代码作适当改写，施加必要的设计约束即可实现。一般通过在进程中加入WAIT语句或IF_THEN语句来测试敏感信号边沿，实现寄存器或锁存器。
如使用WAIT语句，常用的描述形式为：
PROCESS
BEGIN
wait until clk’event and clk=’1’； (上升沿触发)
reg<=x；
END PROCESS；
其中的x是指输入到所加流水线寄存器reg中的数据。
使用IF_THEN语句，常用描述方式为：
IF(clk’event and clk=’1’) THEN…
另外，用VHDL设计输入时也可以利用Altera所提供的LPM函数，但必须在设计实体前使LPM库可现，即加入以下语句：
LIBRARY lpm；
USE 大电流电感lpm．lpm_components．ALL；
2．2 流水线的首次延时和寄存器的触发时间
对图1所示系统进行延时分析，图中组合逻辑的延迟包括两级，合理设计的流水线结构中，其延迟时间应大致相等，设为2Tpd，插入每级寄存器组的触发时间为Tco。因此，从输入到输出总的等待时延为：TDl=2(Tpd+Tco)，称为流水线设计的首次延时(First Latency)。对于连续的运算，由于加上寄存器组后，每级计算后的中间结果都能暂时保存，下一个时钟到来时，可以直接参与下一级逻辑运算，无需等待从系统的输入端传来数据。因此，第二个结果及以后的运算结果的获得只需要一个时钟周期，等待的时延为：TD2=Tpd+TCO。
可见，流水线设计的首次延时与流水线正常延时相比要长得多。所以在选择是否采用流水线技术时，要分析DSP运算的频率。当需要进行连续运算(即流水线一直是满负荷)时，采用流水线可以大大提高数据吞吐率；但如果只是偶尔需要加、乘运算，由于首次延时大于非流水线方式下的pin to pin延时，流水线应用效果变差，而且还牺牲了额外的芯片资源，所以不推荐使用流水线。在FPGA／CPLD中，器件的延时Tpd要比寄存器的触发时间TCO长得多，一般分析流水线吞吐延时可以忽略TCO。但是在高速运算场合或流水线技术较多时(如视频信号处理或无线通信中的数据处理)，TCO与Tpd相比已不可忽略，必须仔细选择流水线的级数，防止TCO的影响造成流水线的瓶颈。
2．3 嵌入式存储器块资源的充分利用
在FPGA器件中，嵌入式存储器块(Embedded Memory)是为支持各种存储器应用和DSP应用奇力新电感提供的专门资一体电感器源。如Altera公司FLEX10K系列器件提供了3个嵌入式阵列块EAB，每个EAB提供可灵活设置的2048位RAM，Cyclone系列提供了数十个M4K资源，每个M4K提供4608位RAM，可单独使用，也可组合使用。使用EAB或M4K构建运算器如乘法器，实质是构成乘法查找表，其运算速度比采用LPM的乘法器速度更快，只是由于资源有限，只能实现小型乘法器。如能把基于嵌入式阵列块的小型乘法器和流水线技术相结合，则能够实现运算量和速度的进一步提高。
2．4 控制流水线和数据流水线的划分

介质损耗/功率因数测试鲜为人知的事实Megger技术支持小组随着变电站电气设备故障率的不断上升，供电公司和重工业必须着手进行预防和预测性维护，确保电力系统的完整性和可靠性。电气绝缘问题是电气设备故障的一个常见原因，而介质损耗/功率损耗/

基于STM32的交流永磁同步电机驱动器设计摘要：针对交流永磁同步电机(PMSM)的控制特点，分别从功率电路和控制方法两方面进行了分析和设计。硬件方面采用先进的智能功率模块IPM，极大地简化了电路设计；软件上应用以Cortex-M3为内核的ST

LabVIEW与PSoC3基于USB的通信方式 摘 要： 针对LabVIEW无法直接支持非NI公司的USB接口数据采集卡的问题，介绍了上位机LabVIEW驱动USB设备的方法。同时使用PSoC3作为下位机数据采集仪器，研究了将PSoC3构建为

 2/3   首页 上一页 1 2 3 下一页 尾页