DSP处理器电源设计

为复杂的DSP处理器设计良好的电源是非常重要的。良好的电源应有能力应付动态负载切换并可以控制在高速处理器设计中存在的噪声和串扰。DSP处理器中的不大功率电感断变化的瞬态是由高开关频率和转进/转出低功耗模式造成的。依赖于电源设计的带宽和布局，这些快速变化的瞬态过程可能引起较高的电压下降。电源也应有能力处理总线竞争和去耦电容放电所引起的大幅度的浪涌电流。如果没有能力管理较大的电流，输出电压可能会降到处理器电压最大容许范围之外。

　　设计人员在选择DSP电源时首先需选定稳压器的类型。稳压器可分为两大类，即线性稳压器和开关稳压器。由于采用了由一个导通元件和一个误差放大器组成的简单拓扑结构，线性稳压器易于使用。线性稳压器的模压电感主要优点是，由于通常环路带宽较高，输出噪声低且瞬态性能较好，主要缺点是在大负载和在输入和输出之间压差较大时效率低。线性稳压器功耗的计算公式为：

　　输入电压通常为5V或3.3V，输出电压则降至1.0V至1.2V。这个电压差乘以5A或更大的负载电流，可能产生超出线性稳压器承受能力的功耗。因此，处理器电源通常选用开关稳压器。开关稳压器使用电感和电容来存储和传输从输入到输出的能量。由于导通元电感磁环件并非常通并一直向输出端传输功率，这种结构的效率高于线性稳压器。开关稳压器可采用脉冲频率调制(PFM)和脉冲宽度调制(PWM)。PFM型开关稳压器的优点是轻载效率高，由于DSP频繁转进/转出低功耗模式，这是一项非常重要的电感生产厂家特性。这种技术的缺点是，由于在每个周期开始时有大量的电流传送到输出端，其噪声通常高于PWM稳压共模电感器器。通过在输出端额外添加电容可降低这个噪声。PWM稳压器工作在一个固定的频率，通过改变脉冲宽度来保持正确的输出电压。一般来说，PWM稳压器的优点是，当在较高频率运行时，噪音低且使用的元件较小。不过，它们确实有轻载效率低的缺点，对于在低功耗模式下运行的处理器，这个缺点可能会带来问题。

　　在任何DSP处理器的数据手册中，电源电压容差都是一项重要的指标。对于给处理器供电的电源，必须满足的要求是永远不降到这个指标之外。要满足这个指标，电源面临着许多必须克服的挑战，因而，在选择电源时需要仔细考虑各种因素。电源的输出电压精度在这个容差中占有很大一部分。例如，一款典型的DSP处理器可能要求1.2V的内核电压和1.8V的I/O电源电压，容差均为5%。如果电源的过热输出精度为2%，那么，设计师只有3%的裕量来克服其它障碍。幸运的是，电源的输入电压是相对稳定的，借助于良好的去耦电容布局，设计人员不必担心线稳压指标。但是，设计人员必须关注负载稳压指标，因为DSP处理器需承受多重负载并需进出低功耗模式。典型的负载稳压指标可能在0.2%到0.5%之间，是电源总容差的重要组成部分。

　　最后，负载变化将不但会影响稳压，而且由于其快速变化的动态特性，将给电源带来幅度大且速度快的负载暂态。要在这些动态暂态过程中保持输出电压，电源做出的反应必须足够快且强烈。大容量的输出电容有助于缓解电压下降，但这个功率大部分将来自电源的环路带宽和增益。电源的环路带宽决定了电源对负载变化做出反应的速度有多快，而增益决定了反应的强度。图1表明，当容差为5%时，负载稳压和电源精度已经用去了2.2%，只为电源留下33mV来应付处理器可能承受的任何暂态。在为DSP选择电源时，设计人员需要密切关注这些指标和电源的负载暂态行为。

　　图1： DSP处理器的电压容差。

　　人们常常低估电源良好布局的重要性，但事实上，它可以对满足总的电源容差要求起到很大作用。正确放置去耦电容可以帮助降低噪声和串扰，这对开关稳压器尤为重要。把开关稳压器的输入电容放在接近输入引脚的地方可大幅度减小输入电源中的偏差。这反过来可减小线暂态的影响并可把输出偏差减小0.2%到0.5%。考虑到大多数DSP的电压容差为5%，这是一个不小的量。应把去耦电容和电感放在靠近该器件的地方以减小电流环。

LM324四运放集成电路在电路中的应用实例LM324是四运放集成电路，它采用14脚双列直插塑料封装，外形如图所示。它的内部包含四组形式完全相同的运算放大器，除电源共用外，四组运放相互独立。每一组运算放大器可用图1所示的符号来表示，它有5个引出

混合信号FPGA的智能型验证流程 为了因应市场对于较高性能、较小的系统尺寸及降低成本和电源的需求，系统设计者正将较高层级的混合信号功能整合在他们的系统单芯片（SoC）设计中。随着这些SoC设计上的混合信号组件数量增加了，基本的功能验

McBSP技术在数据传输中的应用摘要：在嵌入式数据传输系统中经常会遇到DSP芯片与模／数转换器接口的问题，为提高信号的采样、传输速度与精度，增强系统可靠性，给出了基于DSP芯片的多通道缓冲串口(McBSP)在数据传输中作为接收器的原

 1/3    1 2 3 下一页 尾页