基于FPGA的抢答器设计与实现
来源： 作者： 发布时间：2015-07-24 10:47:57 浏览量： 
图3.按键电路
图注： Group1_1，Group1_2，Group1_3 分别表示第一参赛小组的三个成员的按钮， 依次类推Group2_1，Group2_2，Group2_3 和 Group1_1，Group1_2，Group1_3 分别代表第二和第三参赛小组的三个成员；Start、Add、Sub 分别代表抢答开始按键、对小组成绩的加操作和减操作按钮！
3、显示模块
显示模块由4 位的LED 数码管显示抢答组数、是否违规抢答信息、按下抢答键后的抢答时间、各组所得分数等信息；其中数码管左边2 位显示抢答组号及抢答计时时间，右边2 位显示相应组的成绩。数码管的驱动电路（译码电路）用两片74164 控制；电路图如图4 所示。
显示数据信息通过74164 的串行译码传送到数码管对应段，对应位显示；对于数码管显示的时序特别要注意：数码管是采用动态扫描方式显示，所有位扫描显示一次的频率一定要大于相应位数据改变的频率；同时当数码管对于数据改变的同时一定要把相应数据送到数码管进行显示，即数据改变和数据显示要同步；此设计中4 位数码管动态扫描频率位190Hz，而数码管要显示的抢答组数、抢答组的成绩等信息的变化频率都是秒级，即几秒钟或者几分钟变化一次，满足数码管显示要求。
图4.显示电路
注：数码管为共阴数码管，其中pin6，pin8，pin9，pin12 依次为位码，其余为段码；
4、时钟复位
此模块用于生成FPGA 系统时钟和复位电路，采用有源晶振和低电平复位。系统时钟采用50MHz，能够满足电路设计要求，电路如图5 所示。
图5.时钟复位电路
5、报警模块
报警主要用于响应当没有按开始键之前违规抢答信号；即当违规时蜂鸣器响；同时还增加了一个红色用于显示当按下开始键的信号；即当主持人按下开始按键时，红色LED 灯亮；同时用一个绿色LED 灯指示有选手按抢答按钮，选手按键抢答，绿色LED 闪烁一次。电路图如图6 所示。
图6.报警和指示
软件代码描述
软件设计主要采用verilog HDL 语言进行设计，采用状态机对抢答器的各个过程进行控制，设计中采用了层次化和模块化的思想，即顶层模块只有一个控制抢答器的主状态机和模块例化，然后分别用子模块实现数码管显示，工字电感成绩多路选择器，成绩的处理模块，按下抢答开始键后的延迟等待模块，按键模块等。程序流程图如图7 所示。
图7.程序流程图
图注： 显示“FF+成绩”中FF 表示无效状态，成绩表示上一次抢答的那个小组的成绩；显示“FX+成绩”表示抢答小组答题完并进行评分操作后的组号和成绩；显示“XF+成绩”表示违规抢答的那个小组组号及减1分后的成绩信息（X 表示1，2，3）。这里“＋”是为了区分组号和成绩信息，数码管并不显示加号，下同。
用Verilog HD电感器生产L 分别编写各个模块，然后在ISE功率电感 环境下运行程序，调试成功。最后生成的顶层模块的方块图如图8 所示。
图8.顶层模块图
谐波治理在智能建筑电气中的应用1.谐波对智能建筑的危害智能建筑中谐波主要来自两方面：一是大量非线性负荷形成的谐波源，例如计算机系统、开关电源、电子式荧光整流器等导致配电系统的电压、电流发生畸变，产生谐波；二是公用电网本身具有一定的
采用集成DC-DC转换器的分布式电源系统介绍传统的分布式电源架构采用多个隔离型DC-DC电源模块将48V总线电压转换到系统电源电压，如5V、3.3V和2.5V。然而该配置很难满足快速响应的低压处理器、DSP、ASIC以及DDR存储器的负载要求。
光纤LED驱动电路的设计原理分析为了减少数据传输时间在整个系统处理时间指标中所占的比重，要求数据传输率应不小于E1(2.048Mb/s) 速率，同时要求通信链路安全、可靠。我们通过对各种数据通信技术的分析，最终选择了光纤键路，取得了