通过数学计算了解交错ADC的杂散

时间交错ADC时存在的许多不匹配现象。在这些不匹配显像中有一个更为明显的问题：这些不匹配所产生的杂散有多大? 现在，在知道了各种不匹配会引起交错杂散，并且知道杂散在哪里的情况下，工程师该如何知道杂散有多大呢?

首先，先从失调不匹配杂散开始。 两个ADC之间的失调不匹配会在fs/2处产生杂散。 如何知道该杂散有多大呢? 请看看下面的公式1，其中OffsetMismatch表示一体式电感码数。

公式1

现在，考虑一个双通道器件的两个14位ADC之间的典型失调不匹配。 通常，其标称值约为满量程的0.5%。 这意味着，码数为214的0.5%，即81.92个码。 将该值代入公式1，得到下式：

这是一个很有意思的结果! 满量程0.5%的误差看起来不算什么，但它产生的失调杂散却相当大。 当今的多数高速ADC应用无法容忍此类杂散。 交错ADC的无杂散动态范围(SFDR)规格将以它为主。 多数应用要求至少70dBc的SFDR，这意味着杂散过高。 现在看看为了达到或超过70dBc (-71dBFS)水平，杂散应当是多少。 图1给出了失调杂散水平与失调不匹配(一体电感器单位为满量程的百分比)的关系图。

图1 . Offset Spur vs. Offset Mismatch (Interl插件电感eaved 14-bit ADCs)

通过此图可以看出， 对于14位转换器，为了满足70dBc (-71dBFS)的典型杂电感器生产厂家散要求，失调不匹配必须小于满量程的0.025%。 由此可以了解，失调匹配必须达到多么高的精度。 这是非常小的值! 失调必须非常严格地匹配才行。

在便携式应用中，利用零功耗CPLD来降低系统总成本可编程逻辑器件（PLD,Programmable Logic Device）的灵活性一直受到电子工程师的喜爱，但在各种移动式消费类电子产品市场仍然是ASIC芯片的天地。有几个原因阻碍着CPLD器件进入

反激式开关电源老化之后效率为什么会变高？反激式开关电源老化之后效率为什么会变高？请各位大神从MOS管，肖特基以及变压器和电解电容的角度来展开分析说明一下。
肖特基VF随温度上升而降低


故效率较冷机时会上升。

便携式功率分析仪设计-----频率部分电路设计（一）3.5频率部分电路设计3.5.1常用测频方法微波信号的频率在微波通信、雷达、导航等微波工程中是表征微波信号特性的主要参量之一。频率是表征周期现象的一种参数，定义为物体每秒振动的周期数，单位是赫兹(Hz